论文部分内容阅读
使用标准CMOS工艺，在放射状的n阱上面扩散p^＋，使垂直和水平方向形成双pn结，将此结放在电感的底部用来抑制衬底损耗。提出并实验证明了该结构形成的高阻区厚度不是垂直pn结耗尽层的厚度，而是最低层的pn结的深度。首次通过接地的p^＋扩散层屏蔽电感到衬底电场，水平和垂直pn结耗尽层厚度随着pn结反向偏压升高改变衬底有效的高阻区厚度，电感品质因数跟随高阻区厚度升降，有效地证明了pn结衬底隔离可以降低电感的衬底电流造成的损耗。