论文部分内容阅读
常规高速LVDS接口协议中,预置的同步序列会占用报文容量,且需在收端手工调整时钟数据对齐关系,降低了开发效率及平台间的兼容性。本文给出了一种基于8B/10B编码的,具有自动对齐功能的高速LVDS接口,并在Xilinx Virtex-7 FPGA平台上进行了接口测试,结果表明该接口可在600Mbps下稳定、可靠地传输数据。