论文部分内容阅读
基于TSMC0.18/μmCMOS工艺库,设计了一种高速FFT处理芯片,并对结构进行了研究和改进。系统采用时间抽取的快速傅里叶变换基2算法、流水线结构,对IEEE754单精度浮点数构成的复数进行处理。逻辑综合与版图综合后的报告显示系统的核面积(包含RAM和ROM)为3.6mm^2。仿真结果表明,系统能够稳定工作在166.7MHz时钟下,且输出数据精度较高。本次设计的速度、精度及面积均达到了设计指标。