论文部分内容阅读
提出了多电压时间限制下电路功耗最小的高层综合设计算法，其输入为数据流图及时间限制条件．由于多电压设计会引起低层布局时的连线复杂性提高，所以提出的算法在进行高层调度过程同时考虑了低层分区问题，即算法利用调度步骤降低功耗，利用分区步骤来减小连线的复杂性．该算法的时问复杂性为O(n^2)，n是DFG图中的结点个数．大量的DSP基准实验表明该算法使得电路功耗平均降低46．5％．