论文部分内容阅读
Viterbi译码算法用FPGA实现时,其硬件资源消耗与译码速度始终是相互制约的两个方面,通过合理安排ACS单元和路径度量存储单元可有效缓解这两方面的矛盾.本文以(2,1,6)卷积码为例,基于基4算法提出的动态路径度量存储管理方法能在不影响译码速度的前提下有效降低译码器的硬件复杂度.
Viterbi译码器的优化设计
【摘 要】
：
Viterbi译码算法用FPGA实现时,其硬件资源消耗与译码速度始终是相互制约的两个方面,通过合理安排ACS单元和路径度量存储单元可有效缓解这两方面的矛盾.本文以(2,1,6)卷积码为
【机 构】
：
国防科技大学ATR实验室
【出 处】
：
电讯技术
【发表日期】
：
2005年3期
其他文献
金秋时节，天府之国的朵朵艺术奇葩竞相绽放。第五届中国艺术节在蓉城举行。上虞市小百花越剧团演出的《金殿赐鸩》和新改编的《梁山伯与祝英台》，为这届艺术节增添了几缕芬芳，使
本文以软件无线电理论为指导,以π/4 DQPSK调制为特例,重点介绍了软件无线电发射机数字信号处理部分在FPGA上的实现,主要包括数据映射、成形滤波、CIC插值滤波和NCO等.在设计
针对NDA-FF（Non-data-aided Feedforward）载波相位同步估值展开（Unwrapping）中的拖延现象（Hang-up）进行了研究，将对相角的处理改为对复相位的处理，提出了一种展开环路的无拖延改进方