论文部分内容阅读
设计了一种宽带Chirp-DDS,并在Altera Flex 10 K FPGA上予以实现.该结构包括32位流水线频率-相位累加器和ROM查找表.系统的时钟频率为100MHz,频率切换时间为0.68 μs,建立时间为0.8μs,频率分辨率为0.02328 Hz,输出信号的频率范围为DC到40 MHz.