论文部分内容阅读
本文提出了一种新型的适用于USB2．0高速模式480MHz时钟产生的单片锁相环（PLL）电路。该PLL电路由一个鉴频鉴相器电路、一个电荷泵、一个低通滤波器、一个压控振荡器和分频器组成。论文着重对由环型差分对组成的压控振荡器电路进行了优化。电路的设计基于TSMC的0．25μm CMOS混合信号模型，电路的前后仿真结果表明该电路不仪能产生频率为480MHz的时钟信号，并且抖动（jitter）只有2ps rms，锁定时间（lock time）是1．8μs，完全满足USB2．0接口芯片对PLL的要求。