论文部分内容阅读
本文针对部分并行结构的准循环低密度奇偶校验码(QC-LDPC)译码器,提出了一种可配置的通用QC-LDPC译码器结构。与以往花费大量的硬件资源生成不同结构的译码器不同,该方法可预先存储的控制信息对译码器的部分结构进行配置,从而实现用一个通用译码器完成多个LDPC码的译码任务,实现其复用的目的,提升系统中的硬件复用程度,提高系统译码吞吐量。