论文部分内容阅读
本文探讨一个可编程数字滤波器在FPGA实现的可行性，整个系统基于LMS算法，用VHDL语言编写，采用自顶向下的设计。另外，本系统设计考虑了吞吐量的要求，因此引进流水线运算来提高Symbol Rate。系统用maxplus II仿真，采用的deVice为EPFIOk130EFC672-1x。此系统的设计将有助于今后46手机系统的数字滤波器的开发。