论文部分内容阅读
规划了一类分层式二维阵列全搜索运动估计硬件电路,与过去的阵列全搜索运动估计硬件电路相比较,其在存储器的规划和处理单元（PE）并行结构的规划环节做出了一定调整,对电路采取这样的设计方式,能够大幅度节省设备资源与编程时间。参照各版块时间与程序之间的关系布置流水线结构,应用一列像素对其进行规划,达到对运动估计实时编程的目标。