论文部分内容阅读
给出一种基于FPGA的8051MCU的IP核设计方案，指令集与标准8051系列处理器完全兼容。采用译码--执行两级流水结构，并通过了仿真与综合，理论速度较传统8051MCU有6-10倍的提升。针对CISC流水线设计的复杂性，提出了一种高效的实现方案，可以使执行结构近满状态运行，且简便有效地解决了传统流水线所必须面对的三种冲突。设计采用Verilog HDL语言描述，并采用ModelsimSE 6.2进行功能和时序验证，将代码下载到Xilinx公司的FPGA上进行物理验证，测试了一个LED流水灯程序，结果表