论文部分内容阅读
在图形处理芯片GPU芯片架构设计中,Hierarchy Z是一种Tile粒度的Z Buffer技术,Graphics Pipeline中,它处于Z Buffer之前,经过它剔除掉的Tile,可以省掉后继Z Buffer的读写,并提高图形渲染的效率和性能。但是对于Hierarchy Z不能剔除的Tile,如何有效的节省它们的Z Buffer的读写,业界还鲜有研究。通过对传统Hierarchy Z硬件算法研究改进,一个双层次的基于Z Slope的Z Range方案被提出。新的Hierarchy Z不仅可