论文部分内容阅读
针对图形处理器高速并行的特点和规则低密度奇偶校验码译码过程中的可并行部分，提出了使用图形处理器来加速规则低密度奇偶校验码译码的方法．该方法在图形处理器上采用以节点的边并行代替节点并行进行译码，提高了线程利用率；同时，在译码过程中采用图形处理器高速的片上内存——共享内存和寄存器来存储数据，使数据存储减少对全局内存的依赖，缩短数据访问时间．仿真结果显示，使用边并行和片上内存，译码速度约是图形处理器不使用文中优化方法的低密度奇偶校验码译码程序的5．32～10．41倍．