论文部分内容阅读
锁相环(PLL)是VLSI系统的重要单元电路之一,为了实现高速低功耗的CMOS锁相环,用传输门VCO和动态反相器PFD电路设计CMOS锁相环.传输门结构VCO具有高速、低电压和低功耗的特性,而动态反相器PFD具有功耗低和面积小的特点.SPICE模拟表明,当电源电压为2.5 V时,基于0.6 μm CMOS工艺设计的CMOS锁相环电路,工作频率高达1000 MHz,而功耗低于50mW.