论文部分内容阅读
随着数字系统日益复杂，高性能，低功耗芯片的快速发展，多时钟域和跨时钟域的设计越来越多。FPGA在数字系统设计中具有高速的特点，分析数字信号具有一定优势。STM32单片机接口灵活，方便控制。在很多场合的设计需要FPGA配合STM32进行数据的处理。本文旨在设计一种基于异步FIFO的FPGA与STM32的跨时钟域通信系统。通过quartus ii软件中内嵌的逻辑分析仪以及在STM32中进行DEBUG测试接收到的数据来验证通信的可靠性。