论文部分内容阅读
提出了一种基于方块超前进位的快速进位跳跃加法器。该加法器的跳跃方块采用不等尺寸的二级方块超前进位逻辑，其可变的方块尺寸缩小了关键路径的延时，而方块内部的快速超前进位逻辑使得延时进一步减小。除第一个方块以外，其他每个方块进位仅有两级门延时。该进位跳跃加法器已用PSpice仿真工具进行了功能验证和仿真。门级延时和PSpice仿真分析表明，所提出的进位跳跃加法器的速度优于通用优化方块分配的进位跳跃加法器。