论文部分内容阅读
本文是以模拟同步设备中载频２０４８ｋＨｚ锁相环路为依据，研究设计一种高稳度（即输出相位抖动很小、秒级稳定度为１０－１１量级）、高纯度（各种旁频防卫度≥８０ｄＢ）的窄带晶体锁相环，就其窄带锁相环工程设计中的一些问题提出理论依据和分析。并根据多年从事锁相电路的研制、生产中获得的经验教训，提供一些看法，供数字同步网窄带锁相环以及智能锁相环设计做参考。