论文部分内容阅读
基于现场可编程门阵列器件,采用分布式运算算法,实现了一种面积有效内积运算IP核的设计.充分考虑计算的特点,提出了一种采用对输入进行编码实现存储器减少的技术和高效的实现结构,有效地减少了所用查找表的容量,极大地减少了系统实现的硬件资源需求.编写了相应的Verilog HDL模型,并进行了行为仿真和综合.