论文部分内容阅读
高速Turbo译码器实现中交织器的设计是一个非常重要的问题。在没有任何性能损失的情况下设计无内存访问冲突、高并行度的交织器已有多种方法，但是它们不能够根据码长参数的变化实时产生，这限制了译码器设计的灵活性。现提出了一种基于3GPP中可变码长交织器的并行交织器，其最大的优点就是可以实时产生。并且通过计算机仿真给出了这种交织器的性能，并与3GPP标准中的交织器做了性能比较。