论文部分内容阅读
本文设计了一个高效的RLDRAM Ⅱ SIO存储器控制器,该控制器针对网络处理器中IP分组缓存系统的存储特点进行了优化,将数据碎片、存储体冲突对带宽利用率的影响大大减小,该控制器实现后应用于THNPU-1网络处理器中,测试表明,设计的控制器将RLDRAMⅡ SIO存储器的带宽利用率的最低点从50.8%提高到88.9%。