论文部分内容阅读
随着无线基础设施向更高性能的3G及以上系统的发展,应用设计师正面临着日益复杂的运算和逐步增加的计算需求。例如,基站设计必需处理单位基站更多的载波信号和扇区,以大幅度降低成本,同时确保充分的灵活性与可升级性,以便在不同应用和细分市场有效地重复使用。如信息包内处理、求和及通道合并功能消耗大量的系统资源,并增加系统的延迟。设计师考虑的一个选择就是采用FPGA或ASIC的普通交换芯片,同时增加DSP的计算周期,以实现参照数据处理和分布能力。无论如何,成本与设计的复杂性导致的上市时间延迟通常与使用FPGA或ASIC