论文部分内容阅读
当今SoC集成电路芯片设计中，时钟数目从几十个上升到几百个，而且关系非常复杂。工程师难以分析这复杂的时钟结构，人工给出的时钟约束也会因为种种情况不正确或者不够优化。这直接导致了时钟树综合质量不好。本文提供了一个复杂时钟分析及优化的解决方案，可以清晰展现复杂的时钟结构，沟通前端设计与后端设计，自动分析时钟结构特点，发现潜在问题并提供有效解决方案。通过对时钟树综合结果的瓶颈分析，可以进一步缩短时钟传输延迟和减少时钟偏差，降低缓冲器单元数目，使得时钟系统设计得到优化，提高设计质量。