论文部分内容阅读
为了提高芯核水印的嵌入容量和水印的安全性能，通过分析现有的基于FPGA的芯核水印技术，提出一种高容量的分散式FPGA芯核水印算法．算法设计首先采用一种水印预处理压缩机制，该机制主要是将加密后的版权信息构造成特定的线性组合表达式加以实现；其次，生成的线性组合表达式转换成水印嵌入时的位置信息和待嵌入的位信息，然后通过附加约束的方法将分散隐藏的位信息嵌入到FPGA的电路设计结构当中；最后，通过实验测试和性能分析，该算法不仅能以较少的实际嵌入量来标识更多的水印版权信息，而且大大降低了水印嵌入所带来的性能影响．此外