搜索筛选:
搜索耗时1.1279秒,为你在为你在102,285,761篇论文里面共找到 9 篇相符的论文内容
发布年度:
[学位论文] 作者：单书畅,
来源：中国科学院研究生院 中国科学院大学 年份：2012
随着半导体工艺技术的不断进步,单个芯片内可集成的晶体管数目不断增多。多核处理器通过提取程序的线程级并行性,利用各个节点的协同计算,不断提升微处理器的性能,成为未来高...
[会议论文] 作者：李冰,单书畅,高翔,胡瑜,
来源：第十五届全国容错计算学术会议(CFTC13) 年份：2013
数据中心服务器等计算平台中采用的大容量内存系统的故障发生率高.高强度的纠错编码虽然能够保证内存系统的可靠性,但是会带来较高的硬件和功耗开销.运行在数据中心服务器上的应用程序对可靠性的要求不同,混合容错编码能使内存系统在可靠性与容错代价之间取得较......
[期刊论文] 作者：单书畅,胡瑜,李晓维,,
来源：计算机辅助设计与图形学学报 年份：2012
末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性,提出一种降低访存缺失率的数据预取方法.首先记录各处理器核的访存缺失历史;然后通过分析历史信息预测各处理器核之间末级缓存缺失的关联关系......
[会议论文] 作者：单书畅,胡瑜,李晓维,
来源：第六届中国测试学术会议 年份：2010
随着半导体工艺技术的不断进步，单个芯片上可集成的处理器核越来越多，处理器技术正逐步进入多核时代．然而，晶体管特征尺寸的不断减小以及阈值电压的不断降低，使得处理器的可靠性问......
[期刊论文] 作者：李冰,单书畅,胡瑜,高翔,李晓维,,
来源：计算机辅助设计与图形学学报 年份：2014
针对内存系统中高强度的容错编码容易造成过大开销的问题,为同时实现容错强度和容错开销的权衡,提出一种低开销的支持混合容错编码的动态调节设计.通过分析发现常见纠错检错编码数据位长与校验位长存在固定的比例关系,提出一种地址映射逻辑电路;当系统存取内存......
[期刊论文] 作者：穆帅, 单书畅, 邓仰东, 王志华,,
来源：计算机科学 年份：2013
以相变存储器(PCM)为代表的新型非易失存储器,具有存储密度高和静态功耗低等传统动态随机存取存储器(DRAM)不具备的优势,但是过长的写操作延时会严重影响访存的性能。设计了...
[会议论文] 作者：李冰[1]单书畅[2]高翔[1]胡瑜[2],
来源：第十五届全国容错计算学术会议(CFTC'13) 年份：2013
数据中心服务器等计算平台中采用的大容量内存系统的故障发生率高.高强度的纠错编码虽然能够保证内存系统的可靠性,但是会带来较高的硬件和功耗开销.运行在数据中心服务器上...
[会议论文] 作者：Shan Shuchang,单书畅,Hu Yu,胡瑜,Li Xiaowei,李晓维,
来源：第十二届中国虚拟现实大会 年份：2012
末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性，提出一种降低访存缺失率的数据预取方法.首先记录各......
[会议论文] 作者：ShanShuchang[1]单书畅[2]HuYu[3]胡瑜[4]LiXiaowei[3]李晓维[4],
来源：第十二届中国虚拟现实大会 年份：2012
末级缓存的性能已成为影响多核处理器整体性能的关键因素.基于多核处理器在处理并行程序时各处理器核访存行为的相似性，提出一种降低访存缺失率的数据预取方法.首先记录各处理......
相关搜索：
