搜索筛选:
搜索耗时1.7645秒,为你在为你在102,285,761篇论文里面共找到 8 篇相符的论文内容
发布年度:
[学位论文] 作者：杨霄垒,,
来源：西安电子科技大学 年份：2013
随着微电子技术和通信技术的发展，众多的先进电子产品在生活中不断涌现。在这些产品中，数模转换器是其中不可或缺的一个模块，它将数字信号输入转换成模拟信号输出。电子产品性能......
[期刊论文] 作者：盛炜,张国华,杨霄垒,张沁枫,,
来源：微电子学 年份：2017
设计了一种环路带宽与输入频率的比值固定的自偏置锁相环。对VCO延迟单元进行改进,降低了抖动。采用SMIC 65nm CMOS工艺,在1.2V的工作电压下对锁相环进行仿真,输出频率范围为...
[期刊论文] 作者：杨霄垒,张沁枫,蒋颖丹,,
来源：电子与封装 年份：2015
对比分析传统的CMOS带隙基准电压源电路结构,基于一阶温度补偿设计一种高性能带隙基准电压源。电路采用基本差分放大器作为电路负反馈运放,运放输出用作PMOS电流源偏置,提高...
[期刊论文] 作者：蒋颖丹,苏小波,杨霄垒,赵霖,,
来源：固体电子学研究与进展 年份：2015
提出了一种适用于2GS/s以上速率射频DAC设计的结构——多路并行延迟锁相式DAC,并基于该结构实现了一款14位2.5GS/s高性能DAC。测试结果显示:积分非线性误差INL为±0.5LSB...
[期刊论文] 作者：杨霄垒,施斌友,黄召军,季惠才,,
来源：电子与封装 年份：2014
设计一种低抖动电荷泵锁相环频率合成器,输出频率为400 MHz～1 GHz。电路采用电流型电荷泵自举结构消除电荷共享效应,同时实现可编程多种输出电流值。通过具体的频率范围来选择...
[期刊论文] 作者：杨俊浩, 杨霄垒, 张涛, 苏小波, 周骏,,
来源：电子与封装 年份：2019
设计了一种基于某65 nm CMOS工艺的3.5 GHz时钟校准电路,应用于高速高精度DAC中。该电路采用延迟锁相环结构,优化DAC内部的数字和模拟通路时钟信号,使数据在3.5 GHz速率下完...
[期刊论文] 作者：薛颜,杨霄垒,周启才,陈珍海,吴俊,,
来源：中国电子科学研究院学报 年份：2014
提出了一种基于SMIC公司0.18μm工艺、输出频率范围为1 GHz~3 GHz的低抖动电荷泵锁相环频率合成器设计方法。该设计方法采用一种新型自动调节复位脉冲的鉴频鉴相器结构,可以...
[期刊论文] 作者：戴强,薛颜,杨霄垒,周启才,吴俊,郭良权,,
来源：电子器件 年份：2014
设计一种用于高速高精度流水线ADC的流水线ADC子级电路,采用伪随机序列控制子ADC电路中比较器阵列的参考比较电压。比较器的高低位被随机分配,消除某个比较器的固有失调对子A...
相关搜索：
