搜索筛选:
搜索耗时0.7832秒,为你在为你在102,285,761篇论文里面共找到 133 篇相符的论文内容
发布年度:
[学位论文] 作者：蔡懿慈,,
来源： 年份：2007
伴随着集成电路工艺进入超深亚微米和纳米时代，不断增大的电路规模和日益凸显的互连线物理效应等问题，给集成电路设计自动化提出了巨大的挑战。集成电路设计自动化是一个发展变......
[期刊论文] 作者：蔡懿慈,
来源：半导体学报 年份：2004
提出了一种电源/地线网络的快速时域分析方法.本算法在每一模拟时刻,首先离散化原始电路并且利用诺顿定律简化电路,继而针对电路中的链式结构的串联支路,提出了一种无误差的...
[期刊论文] 作者：赵子健,蔡懿慈,
来源：半导体学报 年份：2000
面对ＶＬＳＩ生产工艺的不断更新，利用已有的版图，迅速获得适应新工艺的新版图，已成为市场上实际的需求，提出的基于约束图的压缩算法，是面向全芯片压缩的二维压缩算法，它采用层次式压缩策略......
[期刊论文] 作者：石蕊,蔡懿慈,等,
来源：半导体学报 年份：2002
讨论了如何选择适当的规则，如何建立简洁实用的规则库，如何应用规则库，提出了四种主要的光学邻近矫正规则，在实验结果中列举了规则库中的部分数据，利用规则矫正后的版图光刻得到的......
[期刊论文] 作者：孟畅,蔡懿慈,,
来源：微电子学 年份：2013
现有的拥挤度评估方法都是基于布线边的当前使用量和历史使用量,无法评估布线边周围布线资源使用情况对拥挤度的影响。提出了一种数据场拥挤度建模方法,根据数据场中势能和场...
[期刊论文] 作者：王晶,蔡懿慈,周强,
来源：计算机辅助设计与图形学学报 年份：2022
电迁移是集成电路供电网络的关键失效因素,由于芯片集成度和电流密度的增加,供电网络设计留给电迁移优化的余量越来越小.供电网络的传统设计缺乏电迁移和电压降的综合分析,会造成设计的过度约束.为避免上述问题,提出一种基于通孔灵敏度分析的供电网络优化方法.......
[期刊论文] 作者：蔡懿慈,陈冬妮,
来源：计算机辅助设计与图形学学报 年份：1995
本文讨论了ＣＭＯＳ集成电路模块生成器中的布局算法，尤其是在门阵列（门海）布图模式下的各种布局算法及其对布图结果的影响，并对已实现的三种布局算法给出了实例测试结果。......
[期刊论文] 作者：陈冬妮,蔡懿慈,
来源：计算机辅助工程 年份：1994
这里所要叙述的是ＣＭＯＳ复合门的管对单生成过程的一种优化算法．本算法从两个方面考虑优化：先将多级门分离，以便门级间的优化；然后对每个复合门（ｃｏｍｐｌｅｘｇａｔｅ）的管集生成一个相对优化的管对串，以便后面......
[期刊论文] 作者：周强,张星星,蔡懿慈,,
来源：计算机辅助设计与图形学学报 年份：2010
提出了一种针对层次式结构FPGA的快速拆线重布布线算法.利用历史拆线信息衡量拆线区域的可布性、可重布性及拆线影响力,形成独特的资源竞争解决机制;在禁忌搜索框架下选取禁忌拆线点、拆线路径与拆线线网,并在禁忌策略的指导下解决资源冲突,提高拆线有效性与速......
[期刊论文] 作者：蔡懿慈,洪先龙,
来源：半导体学报 年份：1995
本文提出一种适于CMOS集成电路的柔性模块生成器，该系统将电路描述按照一定的约束条件（布图面积即模块高度和宽度或宽长比，PIN的位置，最大延迟）自动转换成版图。本文采用了一种二......
[期刊论文] 作者：蔡懿慈,洪先龙,
来源：微电子学 年份：1992
本文介绍一个CMOS宏单元模块自动生成系统,该系统根据宏单元的电路描述,经过逻辑综合后自动完成布局、布线工作。并将布图结果转换成版图描述文件,从而实现了宏单元建库及模...
[期刊论文] 作者：赵萌,蔡懿慈,等,
来源：半导体学报 年份：2003
提出了一种新的时钟布线算法，它综合了top-down和bottom-up两种时钟树拓扑产生方法，以最小时钟延时和总线长为目标，并把合理偏差应用到时钟树的构造中。电路测试结果证明，与零偏......
[期刊论文] 作者：谢民,蔡懿慈,等,
来源：半导体学报 年份：2002
结合无网格布线的特点，提出了一种新的无网格拆线重布算法，该算法显式地表示并动态更新线网所属区域的拥挤程度，在拆线重布进行待布线网的路径搜索时，每个扩展节点中增加拆除线网......
[期刊论文] 作者：邓超,蔡懿慈,周强,
来源：计算机科学技术学报（英文版） 年份：2015
Clock networks dissipate a significant fraction of the entire chip power budget. Therefore, the optimization for power consumption of clock networks has become...
[期刊论文] 作者：侯文婷,蔡懿慈,
来源：Science in China(Series F:Information Sciences) 年份：2002
The timing behavior and congestion behavior are two important goals in the performance-driven standard-cell placement. In this paper, we analyze the relationshi...
[期刊论文] 作者：张轶谦,蔡懿慈,等,
来源：半导体学报 年份：2003
提出一个新的基于层次式PB角钩链结构的多层无网格布线器，该布线器基于PB层次式角勾链数据结构和网块扩展算法，使用朝向目标的加速策略提高算法的运行速度，并使用改进的二叉区间......
[期刊论文] 作者：康乐,蔡懿慈,洪先龙,,
来源：计算机辅助设计与图形学学报 年份：2007
实验分析了电源/地线(P/G)网络的随机行走算法,与传统的预优共轭梯度法比较发现,当随机行走求解较少节点时性能较好,但在大规模P/G网络瞬态分析中相对较慢.通过修改随机行走过程进行伴随网络的瞬态分析,提出一种快速计算灵敏度的算法.实验结果表明,该算法计算时......
[期刊论文] 作者：刘伟平,周振亚,蔡懿慈,,
来源：计算机辅助设计与图形学学报 年份：2016
随着集成电路制造工艺的发展,芯片的特征尺寸不断地缩小,寄生电阻和电容对电路性能的影响也变得越来越显著,电路后仿真成为集成电路设计验证不可缺少的关键技术.但是集成电路...
[期刊论文] 作者：吴为民, 洪先龙, 蔡懿慈,,
来源：软件学报 年份：2001
针对混合模式的布局问题提出一种分级的自动布局算法 .所谓混合模式就是标准单元和宏模块相结合的布局模式 .该算法在模块级和单元级两个层次上完成布局 .在模块级上 ,首先将...
[期刊论文] 作者：朱利民,边计年,周强,蔡懿慈,,
来源：计算机辅助设计与图形学学报 年份：2010
为了避免由于布线线序处理不当而导致无法布通的问题,提出一种基于整数规划的层次式FPGA布线算法.该算法使用一种全局优化处理的方式对布线问题进行求解,通过分析层次式FPGA...
相关搜索：
