搜索筛选:
搜索耗时3.4863秒,为你在为你在102,285,761篇论文里面共找到 6 篇相符的论文内容
发布年度:
[学位论文] 作者：马鹏勇,,
来源： 年份：2007
用户的需求是无止境的,提高微处理器性能是广大研究者们不懈追求的目标。目前半导体工艺的飞速发展,使得单个芯片上可以集成数十亿个晶体管,如何有效地利用这些不断增长的片...
[会议论文] 作者：马鹏勇,陈书明,方兴,
来源：第十届计算机工程与工艺全国学术年会 年份：2006
本文介绍了多核、多线程芯片中Cache研究热点,并简要介绍了几种有代表性芯片的存储结构。...
[期刊论文] 作者：马鹏勇,李振涛,陈书明,
来源：计算机工程与科学 年份：2008
本文介绍了一个带定向通路的十读六写寄存器文件在0．18μm CMOS工艺下的全定制设计，与基于标准单元半定制寄存器文件相比，面积和功耗都缩小了近一半，延迟从2．34ns减小为1．2ns。在建......
[期刊论文] 作者：马鹏勇,陈书明,孙锁林,
来源：计算机工程与科学 年份：2008
数字信号处理常常包含大量数据运算，这使得数据Cache成为影响其性能的关键因素。特别是对于我们研制的双簇VLIW结构YHFrDSP系列处理器，Cache的失效会导致整个内核八条流水线同...
[会议论文] 作者：张丹瑜,陈书明,马鹏勇,
来源：第十三届全国信息存储技术学术会议 年份：2004
如何降低因Cache失效而带来的额外开销是设计高性能DSP时必须考虑的一个问题,在支持双簇VLIW结构的数据Cache中,采用失效流水化处理的机制可以有效地掩盖失效延迟,而为此...
[会议论文] 作者：马鹏勇,陈书明,李国宽,
来源：2002年全国计算机体系结构学术会议 年份：2002
本文着重叙述了在超长指令字结构的DSP中怎样设计Cache控制器支持两路并行的存取指令以及当两条存取指令发生冲突时怎样处理....
相关搜索：
