传输门逻辑相关论文
编写Verilog程序对32×32高性能乘法器的结构算法进行验证.为提高乘法器的性能,采用CSA和4-2压缩器相结合的改进Wallace树结构进行......
编写Verilog程序对32×32高性能乘法器的结构算法进行验证．为提高乘法器的性能，采用CSA和4—2压缩器相结合的改进Wallace树结构......
传统的基于三态反相器设计的时间放大器(TDA)具有电路复杂度低、对电压余度和温度的影响不敏感的特点,但该结构的时间分辨率低,增......
在充分了解NMOS管和PMOS管电学特性的基础上，我们总结了一个理解和设计传输门逻辑和静态CMOS门逻辑电路的方法，这种方法能够简单易懂......
