层次化和模块化相关论文
本文提出一种基于Verilog HDL语言的抢答器设计方法。该设计实现有三组输入,具有抢答倒计时功能,对各抢答小组成绩进行加减操作并......
期刊