数字控制延迟线相关论文
数字电路在技术性能、集成化和设计周期各方面都超过模拟电路。该文提出了一个采用数字锁相环（DPLL）实现同步的高频滞回控制降压型DC......
基于时间数字转换器的全数字锁相环结构能够快速实现时钟同步锁定。本文提出了一种能够复用粗调延迟链的全数字延迟锁相环改进方案......
