时序深度相关论文
在高层次测试生成中,为了更好的利用高层次电路的结构信息,文中以Verilog硬件描述语言描述的电路为研究对象,提出RTL级集成电路的......
随着集成电路技术的飞速发展，电路的规模不断增大。电路验证领域正面临前所未有的挑战，如何快速并且完备地完成超大规模集成电路的设......
在高层次测试生成中,为了更好地利用高层次电路的结构信息,以Verilog硬件描述语言描述的电路为研究对象,提出寄存器传输级(RTL)集......
有界模型校验（Bounded Model Checking）由于验证的不完备性而经常受到验证人员的指责。为了解决这个问题，计算时序深度的算法被提出。......
