组相联相关论文
矩阵访问是SAR成像算法中最主要的访存操作,而通用的存储结构和存储方法无法实现高效的矩阵访问.本文提出一种基于方阵的矩阵存储......
采用 0 .1 8μm/ 1 .8V1 P6 M数字 CMOS工艺设计并实现了一种用于高性能 32位 RISC微处理器的 6 4 kb四路组相联片上高速缓冲存储......
文章介绍了一种高性能的指令Cache的原理和结构,由于在设计中采用了分别使用虚拟地址和物理地址的方法,使得这种方案与传统的Cache......
提出并实现了4-way组相联高速缓存设计[1]中能够减少电路复杂性、节省Valid RAM空间的5-bit位复用近似LRU算法,其基本方法是通过位......
在现代的微处理器设计中,Cache(高速缓冲存储器)在决定整个微处理器的性能方面起着关键性的作用。同时,作为微处理器的关键部件,它消......
高相联度Cache具有失效率低的优点,而且高相联度在许多情况下是非常重要的。但是高相联度Cache的一个突出问题是访问时间较长。文章......
采用0.18μm/1.8V 1P6M数字CMOS工艺设计并实现了一种用于高性能32位RISC微处理器的64kb四路组相联片上高速缓冲存储器(cache),当采用......
在半导体行业迅速发展的支持下,近年来集成电路行业得到国家和社会的广泛关注,物联网、智能化和大数据的发展促使MCU迅速走进千家......
流水线结构能大幅提高指令执行速度,但是由于主存读取速度过慢,系统性能的提升仍然受到限制。现实现的Cache设计,是流水线与主存间......