RTL电路相关论文
在高层次测试生成中,为了更好的利用高层次电路的结构信息,文中以Verilog硬件描述语言描述的电路为研究对象,提出RTL级集成电路的......
时序设计是数字系统性能的关键,在高层设计方法中对时序的控制进一步抽象,我们在介绍电路时钟和时序的基础上分析了RTL电路的时序......