【摘 要】
：
随着计算机发展水平的提高，数字信号处理器正逐渐转向大规模、高精度、宽并行方向发展。在高速数字信号处理中,由于浮点数能够提供较高的精度和较大的数据表示范围,浮点运算已
【机 构】
：
国防科技大学计算机学院长沙410073
【出 处】
：
第十七届计算机工程与工艺年会暨第三届微处理器技术论坛
论文部分内容阅读
随着计算机发展水平的提高，数字信号处理器正逐渐转向大规模、高精度、宽并行方向发展。在高速数字信号处理中,由于浮点数能够提供较高的精度和较大的数据表示范围,浮点运算已成为高性能DSP广泛支持的运算操作.为支持高速浮点运算,浮点与定点数之间的高速转换是必不可少的.设计实现了一种统一的浮点与定点数据转换部件,实现多种数据格式的转换,支持双精度浮点和64位定点、SIMD单精度浮点和32位定点及双精度浮点与单精度浮点之间的转换.利用Cadence(R)的NC-Verilog对该部件进行了验证,在45nm工艺库下用RTL Compiler进行综合,关键路径为400ps.
其他文献
本文通过分析物联网在军事应用中的现状，从军用在途物资控制、军队仓储管理、数字化营区建设和军事安保等四个方面描述了物联网在军事中应用的具体形式，最后就目前物联网在
基于目录的Cache一致性协议在片上多处理器(Chip Multiprocessor,CMP)中被广泛采用。每当处理器读写请求未命中时,都要先查询目录表,然后才会访问数据,这会增加数据的访
本文分析了Register File (RF)结构中译码、读电路和写电路等不同部分静态功耗和动态功耗的构成，提出了符合RF物理结构和工作方式的功耗仿真方法，并基于特定工艺完成了RF各
本文对X型DSP芯片乘法部件进行时序分析,得出关键路径为双精度浮点乘法的实现；然后采用基于预处理、结构调整和逻辑复制的思想对关键路径进行优化设计；最后在45nm CMOS工艺
新寄语 2015年，ES与你相伴。作为最忠实的E粉，你有什么话想对我们说？来吧，写下你们最想说的话：阅读杂志的感想与心得，与杂志相伴成长的故事，对杂志未来的期望和祝福，等等。我们每
本文针对多核微处理器设计中核间通信问题提出了一种多层通道多条链路并且无阻塞的双向环形互连结构.多层通道可以消除不同类型请求之间的相互打扰；读写通道层上双链路可
本文提出一种64位加法器的结构.二进制数加法是微处理器最基本的和常用到的操作.加法器的设计实现直接影响着微处理器的性能.并行前缀加法器是加快二进制数加法的通用技
本文提出了一种基于两级域Cache一致性(CC,Cache Coherent)扩展协议的报文路径信息在(C++ (SystemC)、Verilog)软硬件混合语言验证系统中的提取与可视化方法.该方法首先
网络安全态势感知是当前分析复杂网络安全态势的有效方法之一。本文描述了网络安全态势感知的概念和模型，提出了基于多源数据融合的网络安全态势感知模型。采取基于信息融