论文部分内容阅读
基于现场可编辑门阵列(FPGA)设计了数字式的锁定放大器，详细论述了该系统的结构组成和工作原理．
数字锁定放大用调制器将直流或慢变信号进行频谱迁移，进行选频放大，避开了1／f噪声的不利影响；利用数字相敏检测器实现信号的解调，并利用低通滤波器来抑制宽带噪声．运用该方法，对静电感应信号的检测原理进行了仿真．仿真结果表明，数字式的锁定放大器可以应用于静电微弱信号的检测．