论文部分内容阅读
数字钟阅读更直观、更容易，在各领域的使用越来越广泛。为了提高开发的效率，缩短其开发的时间，设计了基于FPGA的多功能数字钟系统。该系统采用自顶向下的方法设计，以FPGA平台为基础，利用Verilog HDL语言编写各个功能模块，在QuartusⅡ开发环境下编译、仿真，然后再用顶层文件将各功能模块连接起来，最后将程序下载到FPGA芯片上形戌时钟电路，在开发平台Altera DE0开发板上实现功能。根据仿真和硬件实现，数码管能够正确显示计时时间，能够通过按键调整时间，闹钟功能能够正常工作，调试结果基本符合设计要求。基于FPGA的多功能数字时钟的设计，体现了现代数字电路设计芯片化的思想，也体现了可编程逻辑器件在数字电路设计中的优越性。