论文部分内容阅读
本文提出了一个基于存储层次和指令级并行的新并行计算模型DRAM(h,k),并在日立SR2201并行机上对该模型下并行下三角方程求解的四种不同形式和六种形式无列选主元的并行LU分解分析结果进行了实验验证.实验表明:我们的新模型对四种形式的PTRS(16个处理器)和六种形式的PLU(8处理器)时的分析结果与实验结果完全吻合.而对于六种形式的PLU在16个处理器时的分析结果与实验结果有五种完全吻合,只有一种由于模型分析的简化,没有完全吻合.对在有指令级并行时该模型下的分析方法的研究和实验验证是我们将来的工作.