论文部分内容阅读
DDR2存储器采用源同步以及时钟双沿数据传输技术,提高了数据传输率,但极大减少了数据有效窗口,增加了数据捕获的难度.存储控制器如何正确捕获读取的数据,是工程实现上的最大挑战.本文提出了一种简单有效的数据捕获技术,并探讨了数据捕获窗口分析方法以及几种DQS延时的实现方法。
DDR2内存控制器的读数据捕获技术研究
【摘 要】
：
DDR2存储器采用源同步以及时钟双沿数据传输技术,提高了数据传输率,但极大减少了数据有效窗口,增加了数据捕获的难度.存储控制器如何正确捕获读取的数据,是工程实现上的最大
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十届计算机工程与工艺全国学术年会
【发表日期】
：
2006年期
其他文献
电荷泵型锁相环是高速集成电路中时钟合成逻辑的核心部件,随着集成工艺的发展和工作频率的提升,噪声严重影响了锁相环和时钟电路的稳定性、加大了时钟的"抖动"(jitter).本文
本文讨论采用一种简单的并行交织/解交织方案,Sliding Window式的Log MAP算法,来实现一种用于WCDMA(3GPP)技术的Turbo码译码器浮点模型,详细阐述该模型的设计,结构和优化,以
同时双向传输接口是一种用于芯片之间点到点互连的高速接口,使芯片接口的数据带宽增加一倍.这种接口在带宽增加的同时对阻抗匹配和噪声都很敏感.本文采用了新的整体结构,自动
会议
文章讨论了跨时钟域设计中的亚稳态问题.论述了其产生机理及消除的一般方法.重点讨论了基于Gray码的时钟域切换技术,比较了异步FIFO读写指针利用自然二进制码与Gray码进行设
以‘油芍一号’为材料,研究不同浓度的NaCl处理对油用芍药光合特性与快速叶绿素荧光参数的影响.结果 表明:与对照相比,芍药的株高、茎粗在NaCl处理下均呈下降趋势,表型受到影
本文首先介绍了信号完整性在ASIC设计中的重要性及影响信号完整性的几种因素,分析了地弹效应产生机理,给出了在ASIC电路设计中抑制地弹效应的一些方法.
四月二十七日,星期四,澳洲聯邦政府通過了要使共產黨及其它組織成為非法的法案,以图扼殺工会並在澳洲抹殺了自由。澳洲政府此举大大地滿足了美國豪門巨富的報紙和一向干涉澳
八月二十三日,是光荣无敌的苏联军队解放罗马尼亚七周年纪念日。由于苏联军队解放罗马尼亚,就为罗马尼亚人民打开了走向民族独立、取得政权和建立真正的民主制度的道路。七
本文给出了一种传输速率为2.5Gbps,完全兼容IEEE Std 1596.3-1996标准的LVDS发送器与接收器电路的设计与实现方法.由于采用了差分传输和低电压摆幅技术,LVDS能够在实现很高传
为了培育高蛋白栽培大豆,大豆高蛋白质含量一直是大豆品质育种的重要研究方向.大豆蛋白质含量受遗传效应影响较高且由多基因控制,对其相关位点进行深入研究具有重要的理论意