论文部分内容阅读
L2(=级Cache)访存管理的目的就是为了确保一些请求不被长时间的阻塞，当有多个请求同时到达时有效地对其进行仲裁，从而保证仲裁的公平性。本方案采用Verilog语言对模块进行描述，使用NCverilog对其进行验证。
YHFT-DSP L2访存管理机制的设计与实现
【摘 要】
：
L2(=级Cache)访存管理的目的就是为了确保一些请求不被长时间的阻塞，当有多个请求同时到达时有效地对其进行仲裁，从而保证仲裁的公平性。本方案采用Verilog语言对模块进行描述，使用NCverilog对其进行验证。
【机 构】
：
国防科学技术大学计算机学院 长沙410073
【出 处】
：
2012全国计算机体系结构学术年会
【发表日期】
：
2012年5期
其他文献
动态更新作为当今一项热门技术,其关键问题在于如何保障运行系统更新前后的一致性,同时加快动态更新。已有的一致性保障工作,如Tranquillity 、Version-consistency,都需要依靠系统运行时刻的动态依赖关系才能完成,而且精确的动态依赖关系可以加快动态更新。传统的动态依赖技术在实现时需要程序员针对每个程序手工地计算其动态依赖关系,而现有的可自动获得的方法在某些点得到的动态依赖关系是
许多并发程序存在同步粒度过粗的问题，对此，人们提出可以通过锁分解等代码重构来逐步演化同步结构，提高程序并行性。然而，手工重构一方面识别重构契机较为困难，另一方面代码转换也容易出错。为克服手工重构中存在的问题，本文提出了一种自动化的锁分解重构方法。它可以根据已有的同步代码，自动识别锁分解重构契机，并对相关代码加以转换。实验表明，所提出方法可有效识别真实程序中的可重构代码，并准确实施转换，这将为并发程
时间Petri 网在经典Petri 网的基础上引入了时间因素,不仅能分析逻辑层次的系统性能,还能分析时间层次的系统性能,然而包含空间因素的信息物理融合系统(Cyber-Physical System,CPS)的产生需要对时间Petri 网进一步拓展.CPS 集成计算系统和物理系统,不仅能够实时感知物理环境信息,并且能够通过物理实体改变物理环境.文中对CPS 的物理层面特点进行了深入分析,研究了CP
近年来,Mashup 作为一种新型的Web 应用形态得到了广泛关注。它将网络上多个资源(包括Web服务、Web 应用和Web 网页等)按照一定的逻辑组装起来,以提供增值服务。其中,用来提供数据或功能的资源称为Mashup 构件。目前,互联网上存在大量“同质”的网站或服务,以其封装而成的Mashup构件往往提供相同或相似的功能,且在结构上也存在较大相似度。但是,针对同一用户请求,同质的Mashup
As it is well known,‘Non-Functional Requirement (NFR)’ is a general term of various quality requirements,such as security requirements,performance requirements,and reliability requirements,etc.Due to
Software reliability is a hot research topic in the field of software engineering.The reasons are that 1) the software scale has continued to expand,which make it difficult to assure the reliability o
Web Services testing is a critical technique to ensure their qualities and increase users’ trust.At present,researches are focused on such areas as test case generation and automatic testing.However,s
A Collaboration Effectiveness and Easiness Evaluation Method for RE-specific Wikis based on Cognitio
Wiki technology has received considerable interests due to its capability to support collaboratively online contents’ creation in a flexible and simple manner.Under the guidance of Wiki technology,dev
为了提高数字信号处理器中浮点单元的运算能力，依托“YHFT-Matrix DSP”的开发与研制，设计和实现了一种GHz高速浮点融合乘加器。该乘加器采用7级流水站结构，支持双精度和单精度浮点乘法、乘累加、乘累减操作。使用NC Verilog测试和验证了实现该乘加器的RTL级代码的正确性，基于TSMC 65nm工艺，采用Synopsys公司的Design Compiler工具综合了RTL代码，结果表明