论文部分内容阅读
异构多核DSP中核间的高效通信是多核高性能的关键。本文设计的多核DSP之间的互连通信机制Qlink,是在当前流行的第三代IO互连协议PCIE协议基础上,自主设计了上层协议Qlink以及路由仲裁模块CrossBar,实现了核内和核间的高效通信。
一种异构多核DSP互连通信机制Qlink的研究与实现
【摘 要】
：
异构多核DSP中核间的高效通信是多核高性能的关键。本文设计的多核DSP之间的互连通信机制Qlink,是在当前流行的第三代IO互连协议PCIE协议基础上,自主设计了上层协议Qlink以及路由仲裁模块CrossBar,实现了核内和核间的高效通信。
【机 构】
：
国防科技大学计算机学院 长沙 410073
【出 处】
：
第十一届计算机工程与工艺全国学术年会
【发表日期】
：
2007年8期
其他文献
该文对GMDH(Group Method of Data Handing)进行了拓展，提出一类模糊GMDH(Fuzzy GMDH,FGMDH)网络及其学习算法。该网络结合模糊逻辑模型，提高了原有GMDH的非线性拟合能力。并基于此模糊逻辑模型与RBF(Radial Basis Function)网络的函数等价性，应用RBF 网络学习算法对该模糊逻辑模型的参数进行学习。数值示例和工业应用仿真结果表明，
对传统的二维、三维模糊控制器的四项系统功能指标分析，发现它们都不同程度的存在功能上的缺陷。为此，该文在智能控制的框架结构理论的基础上提出了智能模糊控制的框架结构，包括模糊控制的鲁棒性、智能积分的激励性、智能模糊控制的分时性、兼容性、以及对延时对象的适应性。通过对两类系统进行仿真，并与自校正模糊控制器比较，结果表明：该智能模糊控制器具有良好的控制效果。
该文论述了连续过程系统中适应性调度的意义、重要性和进行该项工作的原始和基础资料（数据）；分析和探讨了由现象→事件→对策的推理决策过程，从而指出专家系统是完成该任务的最合适工具。阐明了该方案的几个技术关键及优越性。
该文在批过程调度的CTCH网模型的基础上，针对中间产品存贮策略为零等待／无存贮时系统的特点，采用基于AOE-网中的关键路径法的基本思想，给出了其启发式调度算法，并以炼钢一连铸生产系统的过程调度为例，说明了该算法的有效性及正确性。
现场总线作为结合控制系统与计算机网络的新技术，较之以往的DCS 有了很大的不同，因而在系统设计实施时会遇到一些问题。该文就现场总线控制系统的体系结构及其系统评估模型和评估方法进行了初步探讨，以期对现场总线技术的实际应用起到指导作用。
系统功能验证已成为系统设计中至关重要的环节,系统模拟对计算资源的需求随被模拟结点个数的增加而增加。如何尽可能满足大系统模拟对计算资源的需求并提高逻辑模拟速度,是我们面临的必须解决的问题。为了更有效的模拟验证复杂系统或大系统的正确性,本文提出了分布环境下的多结点逻辑模拟设想,实现了多结点逻辑模拟验证平台CoSim。
版图布局规划是全定制设计中最重要的一步,版图布局的好坏直接影响到电路的性能,良好的版图布局能够有效降低电路的面积、功耗和延时。欧拉路径法是解决CMOS逻辑门版图布局问题的一种方法,然而对于不存在欧拉路径的逻辑门则无能为力,对于非CMOS电路更无法应用。本文首先简单介绍了基本欧拉路径法,然后对这种方法进行拓展,使之能够应用于所有CMOS电路和动态电路。
本文详细介绍了目前一种较流行的集成电路,即片上系统(SoC)流片后如何查错的大概流程。并且对发现的具体问题进行了重现、定位、分析与更正。其中,使用测试链采样方法快速定位,及Spice工具仿真方法准确分析成为SoC芯片缺陷排查方法的亮点。最终为SoC的成功上市赢得了宝贵的时间。
本文提出了一种低功耗,小面积的CMOS选择移位器的设计,移位器的结构采用2-4译码和多选开关3级逻辑实现,并在0.18μm标准工艺单元库的支持下实现了该移位器的版图设计,内含1032个晶体管,结果表明其面积较阵列结构有较大的改善。
"存储墙"问题导致了严重的访存延迟。预取技术将计算和访存重叠起来,隐藏了访存延迟,能够显著的减少程序的整体执行时间。大容量的Cache能够有效减少访问常用数据带来的延迟,但是数据密集型科学计算程序的Cache利用率并不高。编译指导的数据预取方法既能够挖掘利用体系结构对预取的支持,也可以灵活的进行预取调度。目前,预取方案很多,并没有哪种能够提供最佳的性能。本文着重讨论了设计数据预取方案的各种权衡与折