【摘 要】
：
DSP经常需要与不同速度的外设芯片进行通信.在XDSP中提供了两种机制实现与外设芯片的速度匹配:一是利用软件设置XDSP内部的等待状态寄存器,可插入0～14个机器等待周期;二是提供READY信号引脚,由外部电路控制可以产生任意数目的等待周期.本文详细介绍XDSP与外设芯片的速度匹配机制,并通过模拟验证其功能的正确性。
【机 构】
：
国防科技大学计算机学院,湖南 长沙 410073
【出 处】
：
第十二届计算机工程与工艺全国学术年会(NCCET08)
论文部分内容阅读
DSP经常需要与不同速度的外设芯片进行通信.在XDSP中提供了两种机制实现与外设芯片的速度匹配:一是利用软件设置XDSP内部的等待状态寄存器,可插入0～14个机器等待周期;二是提供READY信号引脚,由外部电路控制可以产生任意数目的等待周期.本文详细介绍XDSP与外设芯片的速度匹配机制,并通过模拟验证其功能的正确性。
其他文献
学习英语最难突破的问题是单词,提高词汇量是加强阅读能力和水平的基础和关键.因此,作者从英语语言学的形态学角度出发,对集成电路专用英语词汇的基本构成进行了分类和研究,从派生词、复合词及名词群等构词法入手,归纳总结了部分集成电路专用英语词汇的构成规则,分析了其发展变化规律.通过分析,作者想得出结论:在某种意义上,学习集成电路专用英语词汇时,词汇应该不属于“记忆”、而是属于“转义”的问题。这样,技术人员
二级Cache是CMP微处理器的重要组成部件,其中对二级Cache的验证是CMP处理器设计的重要课题。本文综合了多种验证方法制定了验证策略.根据制定的验证策略搭建了二级Cache验证平台,成功对二级Cache进行了验证,实践证明这是一个可行的验证解决方案.
功能验证在芯片设计中非常关键并贯穿于整个设计过程,本文提出了基于覆盖率驱动的芯片功能验证方法,并在网络接口芯片实际应用,有效地降低了验证工作的复杂度,同时提高了验证的速度和质量。利用覆盖率数据判断测试激励的正确性和完整性,同时用覆盖率数据定量评价验证进程,提高了整个设计的效率。
本文首先说明硅验证的重要性,然后针对芯片内关键数字电路的硅验证实际困难,介绍一种基于扫描链实现硅验证的方法。这种方法解决了关键数字电路的硅验证面临难点,能有效减少测试电路的投片面积,并且通用性很好,具有一定的实用价值.
HPP交换芯片,作为曙光5000系统互联网络的重要组成部件,同时具有单播,多播和同步功能,此外还能够支持带外监控和配置管理功能.芯片功能的增加带来了芯片面积增大和状态空间急剧膨胀,大大增加芯片验证难度.本文重点讨论了HPP交换芯片验证过程中采用的高级验证方法,并提出加快功能验证的策略.
在DSP领域对SRAM的研究设计仍然具有巨大的现实意义。功耗因素是SRAM设计中主要考虑的问题之一,本文主要从低功耗的角度详细阐述了SRAM的组织结构和设计实现.
LCD控制器IP核已经成为嵌入式多媒体SoC的重要组成部分,但它在高性能显示与总线带宽方面的矛盾已经愈发尖锐.本文分析了显示带宽占用的严重性,介绍了现今LCD控制器的几种显示存储模式和他们的优劣,并着重研究和探讨了其中带独立存控模式和它在减少总线带宽占用的优势,实验结果表明,独立存控单元的设计,很大程度上缓解了总线压力,提高系统整体性能.
针对X型DSP芯片低功耗的特点,设计了一款大小为16K的低功耗ROM.本文主要介绍设计中使用的一种改进的预充电结构,和传统结构的对比,它的功耗仅为后者的1/15.芯片的功能验证阶段对ROM进行了严格的测试,结果表明能满足低功耗和严格的时序要求.
设计具有良好稳定性和线性延迟特性的压控延迟线对减小系统抖动、提升系统性能有重要意义。本文设计了一种改进的差分延时单元,该延时单元具有较强的抑制动态电源噪声的能力及良好的线形延迟特性。在此基础上,基于0.13um CMOS工艺设计了一种800MHz、32相的压控延迟线.模拟结果表明:在工作频率为800MHZ下,本文设计的延迟单元组成的压控延迟线基本能满足所需的性能要求.
为了提高多媒体数据的处理能力,高性能DSP普遍引入了SIMD技术.作为DSP重要组成部分的乘法器也必须具备这一功能.本文以传统乘法器设计为基础,通过减少部分积个数,采用有限符号位扩展,统一部分积阵列结构等技术,极大地降低了SIMD实现的复杂度.以4-2压缩器和5-2压缩器为主的压缩阵列进一步提高了性能.在0.13μm工艺下,混合使用互补型静态CMOS与传输管逻辑,对关键电路的实现和结构进行优化,该