论文部分内容阅读
DDR2内存不能直接识别主端口的请求命令，必须经由内存控制器处理后才能执行。而请求并不一定按顺序发布。内存在处理这些命令操作时存在多余的时序耗费，导致总线利用率很低，这对高速的DDR2内存来说是非常不利的。但如果请求命令具有一定顺序的话，DDR2内存总线将获得极高的利用率。因此，本文对如何把主端口发布的请求命令在内存执行前进行调度和重新排序进行了研究。