【摘 要】
：
本文提出了一个32位嵌入式微处理器的片上调试系统.该调试系统完全基于JTAG工业标准,以较少的硬件开销实现了断点和观察点设置、单步执行、寄存器和存储空间查看和设置、在线编程以及调试启动、暂停、退出等调试功能.该片上调试系统在EStar2嵌入式微处理器上,基于SMIC0.18um1P5M工艺进行了设计和实现,投片结果验证了设计的正确性和有效性.
【机 构】
：
国防科技大学计算机学院,长沙,410073
【出 处】
：
第九届计算机工程与工艺全国学术年会
论文部分内容阅读
本文提出了一个32位嵌入式微处理器的片上调试系统.该调试系统完全基于JTAG工业标准,以较少的硬件开销实现了断点和观察点设置、单步执行、寄存器和存储空间查看和设置、在线编程以及调试启动、暂停、退出等调试功能.该片上调试系统在EStar2嵌入式微处理器上,基于SMIC0.18um1P5M工艺进行了设计和实现,投片结果验证了设计的正确性和有效性.
其他文献
本文讨论了一种低功耗高效能的新型值预测模型,然后通过实验从性能与功耗比率的角度将其与目前值预测中采用的几种预测模型进行了比较,验证了该模型较其它模型的节能高效性.
在InfiniBand网络互连中,电缆组件是一种非常节省成本的可靠解决方案.本文系统研究了电缆组件中应用的不同均衡技术,并通过建立专门的测试系统,对采用不同均衡技术的长线电缆组件进行了评估与对比分析.
FPGA仿真是IC设计领域普遍采用的验证手段.对于一般的ASIC设计,将其转换到FPGA仿真平台相对比较容易,而在对全定制高性能微处理器进行FPGA验证时,由于设计的特殊性,这种转换工作相当困难.本文结合项目实际,设计了一个辅助程序,用于加快转换速度,并减少转换出错的概率.实践表明,该程序简洁有效,使用方便,达到了预期的效果.
嵌入式软件开发中,一个方便实用的嵌入式开发环境可以大大加快嵌入式软件开发调试的进度,本文分析了常见的嵌入式开发环境的优缺点,根据嵌入式系统资源匮乏的特点,设计了自定义的嵌入式通讯协议栈,并结合多线程以及管道技术,实现了一种基于以太网的嵌入式系统开发环境.
随着科学技术尤其是计算机技术和通信技术的发展,摊夹摊名的场合需要讲行远程数据通信.本文论述一个由单片机和双端口存储器构成的加密机,并且阐述了加密机的工作原理和操作流程.
单处理器构成的嵌入式系统无法满足高性能需求,嵌入式并行系统应运而生.典型的嵌入式并行系统表现为:I/O通道带宽有限和处理单元(PE)局部存储容量有限.我们在该受限体系结构下设计了一种并行排序算法,在这种算法中,各个PE并行地对其中的局部数据进行堆排序,生成的多个子序列被返回给主控CPU进行串行归并排序.我们对该算法的加速比进行了详细的分析,描述了I/O通道带宽、PE局部存储容量和并行性能之间的关系
为了获得可靠的、高性能的器件,传统晶体管的特征尺寸在不断缩小.然而在器件小型化进程中受到物理学、热电学等理论的挑战,已趋于极限.一些新工艺的诞生正试图打破这些制约.本文将就绝缘体上硅(SOI)技术、应变硅(StrainedSilicon)技术、双栅介质(doublegate)技术等作以讨论.特别会对双栅介质技术的工作原理及工艺制造过程加以叙述.期待在不久的将来双栅介质技术得到成功推广应用.
本文介绍一个适用于二维环网拓扑结构的路由芯片设计.该芯片在采用虚跨步切换二维环网中实现了组播操作.芯片支持组播操作和自适应路由.实际系统中的测试结论表明芯片的性能优越.
获得速度和功耗方面的优良性能,并追求更广泛的适应范围是SRAMIP核设计的主要目标.本文采用层次字线结构、差分输入总线和全静态译码等低功耗技术,并结合快速译码和敏感放大读出技术,提出了一个输出位宽可重构的SRAM核设计.设计的SRAM核容量在4Kb～16Kb范围内具有良好的功耗及速度性能,并且输出位宽64位/128位动态可配置.
本文针对FFT算法中蝶形运算的特点设计了32位ANSI/IEEEstd754-1985标准优化的浮点蝶形运算部件,并以此为基础在FPGA上实现了FFT算法的两种并行结构,一是由数个双存储器结构(ping-pong)的fft模块组成的并行运算系统;二是流水线(pipeline)结构.同时分析了其作为协处理器时可满足的最大带宽及实现代价.