论文部分内容阅读
本文以Xilinx的Virtex.ⅡPro系列的XC2VP20芯片为例，详细介绍了一种新的时域数字脉压方法。它利用FPGA内部的块RAM进行数据缓存，硬核乘法器与加法器组合成乘法累加器完成数据与脉压系数的相乘累加，节省了FPGA的配置逻辑功能块CLB资源，从而使FPGA能够实现较高阶数的时域数字脉压。