论文部分内容阅读
本文设计了一种基于现场可编程门阵列(FPGA)来实现UART的IP核，该核符合串行通信协议，具有可重配置、可扩展性、灵活性、兼容性、功耗低的优点，适合于SOC应用。本设计使用Verilog HDL硬件描述语言在QUARTUS II环境下进行设计、在Module Sim下仿真，最后在FPGA上嵌入UART的IP核实现异步串行通信功能。