论文部分内容阅读
介绍了PCI总线的仲裁机制和常用仲裁协议,讨论了基于FIFO队列的仲裁原理,将FIFO队列引入PCI总线仲裁,以请求时间为仲裁依据,旨在解决目前PCI总线仲裁协议中由于优先级循环出现的特权插队问题,详细说明了本文提出的基于循环优先级仲裁协议与FIFO队列相结合的总线仲裁器的设计和FPGA硬件实现,设计采用自顶向下的设计方法,整个设计分为3个模块,采用硬件描述语言VerilogHDL进行设计描述,给出了顶层设计原理图,核心部分的VerilogHDL描述及整个设计的仿真波形.