论文部分内容阅读
DDR广泛应用于电子通信系统的内存总线设计中。精确的DDR全链路时序仿真耗时很多，而快速的估算方法存在较大误差。为解决以上问题，本文提出一种基于查找表的DDR时序及延时偏斜仿真评估方法，通过预先对各种信号传输部件进行时序仿真，得到信号线单位长度延时查找表，在时序仿真时只需确定各个信号线子段的延时物理特性类型及线长，即可通过查表得到信号的延时及偏斜。该方法能够简单快速地对包括芯片封装和PCB上的DDR信号延时和偏斜进行仿真评估，为DDR信号设计提供快速、准确的时序评估和设计参考。