【摘 要】
:
本文在介绍射频前端接收结构的基础上,研究了在锁相环产生的本振信号是否存在相位噪声两种条件下的接收灵敏度,并推导出了本振信号存在相位噪声时的接收灵敏度计算公式,最后进行了分析.
【机 构】
:
中国科学院微电子研究所杭州分部,杭州中科微电子有限公司,310053
【出 处】
:
第十四届全国半导体集成电路、硅材料学术年会
论文部分内容阅读
本文在介绍射频前端接收结构的基础上,研究了在锁相环产生的本振信号是否存在相位噪声两种条件下的接收灵敏度,并推导出了本振信号存在相位噪声时的接收灵敏度计算公式,最后进行了分析.
其他文献
本文对基于Top-Down加工技术的纳米电子器件如:单电子器件、共振器件、分子电子器件等的研究现状、面临的主要挑战等进行了讨论.
本文提出了基于CORDIC算法实现三角函数发生器的CMOS电路设计.给出了该三角函数发生器的结构,以及其中各部分的CMOS电路实现,利用电路模拟验证了电路的功能,并且通过电路模拟对该发生器的精度进行了分析.
本文对适于数模混合集成电路可布性分析的非均匀线网外框划分算法进行了研究。文章提出了一种新的不可切割结构的不规则划分方法,建立了适于数模混合集成电路的可布性分析模型。
本文提出了有别于IEEE802.11a标准的解码方法,将软判决译码使用在标准卷积码的解码机制上,利用算术部件的重组合和混合向后追溯式以及时钟关断技术,在保证性能和低复杂度前提下减少存储器读写操作以降低功耗,利用SMIC0.18umCMOS工艺设计实现该译码器,在ALTERAFPGA上实现原型验证,性能满足IEEE802.11a标准要求.
本文阐述了一种面向ASIP设计的可扩展的数字信号处理器结构以及面向这种结构的基于ORC的可重定向编译器.针对某一类具体应用,设计人员可以通过配置这种结构很方便地得到一个新的ASIP.
本文设计了一种CMOS型四象限模拟乘法器,乘法器采用有源衰减器结合吉尔伯特单元结构,利用基于CSMC的0.6微米n阱2p2m工艺SPICEBSIM3V3MOS模型(LEVEL=49)进行仿真,采用单电源5V电压供电.利用HSPICE仿真并给出了仿真的结果及版图实现.
本文对椭圆曲线密码体制(ECC)的数字签名系统进行了研究。文章主要介绍了清华大学微电子学研究所在ECC芯片实现方面的研究成果及应用系统方面所做的工作。
本文给出了一种简单实用的Exp-Golomb解码器结构,设计了一个简单的前导"0"个数检测电路,该电路可以迅速计算出Exp-Golomb的码长.本文设计的Exp-Golomb解码器结构简单,门数为1060门,大大节省了硬件资源,可以很好的满足H.264实时解码的高速需要.
本文在设计数字功能模块基础上,利用FPGA芯片和其他硬件资源,实现了USB转RS232桥接控制器,在驱动程序及应用软件的支持下,成功地实现了手机和计算机之间的数据传输.
本文提出了一种基于嵌套式层次化P/G网IR-drop分析方法,并采用双共轭梯度法(BCG法)加速子网运算,同时与不完全Cholesky分解法(ICCG法)、共轭梯度法(CG法)法进行比较.实验结果表明,基于BCG法求解P/G网IR-drop在计算速度上优于ICCG法和CG法.