随着片上系统(System on Chip, SoC)集成IP (Intellectual Property)核的数量越来越多,基于总线技术的SoC设计遇到了一系列瓶颈,如吞吐量受限,能耗和面积迅速增加,全局时钟难以同步,系统扩展性受限等,这大大制约了芯片规模的扩大和性能的提高。为了克服总线结构的不足,一些研究组织提出一种新的互连结构——片上网络(Network-on-Chip, NoC)。路由器作为片上互连网络的通信节点,在网络中完成数据的接收和转发,是片上网络最重要的组成部分。互连网络的性能主要取决于路由器的构造。本文针对规则二维拓扑结构,进行相关路由器结构的研究,主要工作有以下两个方面：1.对片上网络现有路由器结构进行综合分析比较,提出了Po-Ne路由器结构。该结构将网络业务分为两类,正方向流量和负方向流量两个部分。这两个部分是完全独立和对称的,每一部分有独立的仲裁和判断逻辑。与当前路由器结构相比,Po-Ne采用路径分组和规模更小的交叉开关减小了输出端口的竞争率。并且结构本身有一定的容错功能。2.提出了一种高效路由器结构。结构采用灵活的缓存分配策略和简单的Bus结构,简称B-G。虽然目前基于总线的SoC结构逐渐被基于网络的结构代替,但是由于总线结构简单有效,还有很大的应用空间。最初的NoC路由器是集中缓存组织,缺点是带宽和时延不能保证。这个问题可以通过设置虚信道来解决。但是小而多的虚信道容易造成链路利用率低下。结构通过在一个缓存内部动态设置多个FIFO队列,提高了缓存分配的灵活性和利用率；并且设置一条连接路由器输入输出端口的总线结构来缓解网络拥塞和特定服务的要求。利用OPNET仿真软件对传统的典型路由器和提出的结构进行仿真对比。仿真结果显示文章提出的两种结构性能明显优于典型的虚信道路由器结构。