近年来,电子技术的革新不断推动着超大规模集成电路(VLSI)产业迅猛发展,但随着等比例尺寸的不断缩小,传统的平面MOSFET器件的电学性能逐渐接近物理极限。由此引发的不仅仅是增加技术的难度,还导致了许多小尺寸器件中出现的非理想二次效应,尤其是不可控的短沟道效应(Short-Channel Effects,SCEs),如漏致势垒降低(Drain Induced Barrier Lowering,DIBL)、亚阈值斜率(Subthreshold Slope,SS)退化和阈值电压滚降,最终导致器件电学性能下降。针对以上存在的问题,为了改善器件性能使之符合半导体国际技术发展路线图,抑制SCEs,改善SS的退化和DIBL效应,三栅鳍式场效应晶体管(Triple-Gate Fin Field Effect Transistors,TG FinFETs)作为纳米尺寸下的互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)结构上的一项创新,已成为有效解决SCEs问题的器件。本论文考虑了SCEs,针对未掺杂或轻掺杂的短沟道体硅TG FinFETs器件,首先从理论上分析器件几何结构参数的变化对TG FinFETs器件基本电学特性中的源漏电流(dsI)、阈值电压(thV),以及因SCEs而引起的阈值电压滚降量(th?V)、SS和DIBL的影响。其中几何结构参数主要包括栅氧化层厚度、沟道长度、鳍的宽度和鳍的高度。基于以上的理论分析,再利用半导体工艺模拟以及器件模拟工具(Technology Computer Aided Design,TCAD)对该器件进行工艺和器件两方面的仿真。首先进行TG FinFETs的工艺仿真,仿真得到器件的几何结构图;然后进行器件仿真,考虑了SCEs。仿真过程中,通过一、二和三维显示工具随时显示仿真的结果。其中一维的转移和输出特性曲线,可以分析器件的基本电学特性;dsI、thV、th?V、SS、DIBL随几何结构参数变化的曲线,可作为日后设计器件几何结构尺寸的参考;二、三维的器件仿真结构图,用来查看物理参数信息,进而分析其中的电场分布。为了进一步验证数值仿真结果的准确性和有效性,本文通过与解析模型计算得到的解析解、实验测量的数据进行对比性地拟合仿真,并进行误差分析。仿真结果表现出较好的拟合效果,很好地验证了仿真的准确性正确性。综上所述,本文利用TCAD对TG Fin FETs器件进行数值仿真,实现该器件的性能最优化。数值仿真结果对于该器件的初学者具有较好的指导意义,对于集成电路设计工作者来说具有很好的理论和工艺制造的借鉴价值,而且这种利用软件进行器件基本电学特性表征的方式较直观、精确度更高。